info@PortalDerWirtschaft.de | 02635/9224-11
Suchmaschinenoptimierung
mit Content-Marketing - Ihre News
Synopsys |

Synopsys stellt neuen IC-Compiler-Router mit 10-facher Beschleunigung vor

Bewerten Sie hier diesen Artikel:
1 Bewertung (Durchschnitt: 5)


Zroute bringt Multi-Threaded-Routing und weiterentwickelte DFM-Optimierungen für IC-Compiler-Anwender


München, 27. Mai 2008 - Synopsys, Inc. (Nasdaq: SNPS), führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, stellt Zroute, den neuen Multi-Threaded-Router, vor. Dieser ist vollständig in IC-Compiler integriert. Vorangetrieben durch Spitzenentwickler im Mikroprozessor-, Konsumer-, Mobilfunk- und Computergrafik-Markt, wurde Zroute von Grund auf neu entwickelt. Er kann alle Vorteile der neuesten Multi-Core-Mikroprozessorarchitekturen voll ausschöpfen und löst die aufkommenden Design-For-Manufacturability-(DFM)-Probleme beim IC-Entwurf.

Zroutes moderne Architektur verkörpert eine Routing-Technologie gemäß dem Stand der Technik. Dazu gehört beispielsweise die native Unterstützung von Soft-Rules um ein “lithografie-freundliches” Routing zu ermöglichen. Gleichzeitig können der Einfluss der Fertigungsregeln und die Entwurfsziele, z.B. das Timing, berücksichtigt werden. So kann Zroute hochwertige Ergebnisse und die Verbesserung der Herstellbarkeit erreichen. Zroute wurde so entwickelt, dass die Vorteile moderner Multi-Core-Rechenplattformen genutzt werden. Mit der Kombination weiterentwickelter Routing-Algorithmen und Multi-Threading-Technologie hat Zroute bei Kundendesigns auf Quad-Core-Maschinen eine Beschleunigung um mehr als den Faktor 10 erreicht.

Zroute wird im Juni 2008 in limitierter Produktion als Standardfeature in IC Compiler verfügbar sein.

„Zroute stellt ein ausgezeichnetes Beispiel von Synopsys’ Investment in Forschung und Entwicklung dar, um unseren Kunden zu helfen, an der Spitze der Technologiekurve zu bleiben. Angesichts der zukünftigen Anforderungen haben wir einen neuen Router entwickelt, der nicht nur in der Lage sein sollte, die aufkommenden Probleme von DFM, Timing sowie anderen Entwurfszielen zu lösen, sondern sie durch transparente Ausführung auf den neuen Multi-Core-Prozessoren viel schneller zu lösen,” sagte Antun Domic, Senior Vice President und Geschäftsführer der Implementation-Group bei Synopsys. „Zroute hat sich bei ersten Anwendern als sehr erfolgreich erwiesen. Daher freuen wir uns darauf, diese hochinteressante Technologie allen unseren IC-Compiler-Anwendern zugänglich zu machen.”

Zroute ist als Standardfeature in IC-Compiler enthalten und steht so als alternative Routing-Technologie nach Bedarf zur Wahl. Kunden können dieses Tool einfach nach Bedarf aktivieren. Zroute wurde speziell als Concurrent Optimization Router entwickelt, um für zukünftige technische Herausforderungen gerüstet zu sein. Anstatt diese Aufgabe erst später im Designflow, kann Zroute strategisch günstig diesen Schritt schon vorher angehen. Dies geschieht in der Reservierung der Routing-Ressourcen für Yield-Optimierungen während jedes Entwurfsschritts. So kann ihr Einfluss gleichzeitig mit anderen Kostenfunktionen berücksichtigt werden. Außerdem ist Zroute bei jedem seiner internen Schritte multi-threading-orientiert. Seine Routing-Engines haben eine nahezu lineare Skalierbarkeit der Laufzeiten in Abhängigkeit von der Anzahl der Threads gezeigt, was signifikante Beschleunigungen für IC-Compiler-Kunden verspricht, die zu Plattformen mit vier oder acht Cores und darüber hinaus übergehen.

„Mit seiner Multi-Threading-Fähigkeit und der Flexibilität der dynamischen On-Grid- und Off-Grid-Routing-Unterstützung ist Zroute sehr gut positioniert, um unseren Bedarf nach rascherer Design-Closure zu decken,” sagte Michael Shiuan, Vizepräsident des Bereichs Engineering bei S3 Graphics. „In unseren Versuchen war Zroute im Single-Thread-Betrieb 3,3-mal schneller und erreichte bei einer Quad-Core-Plattform eine zehnfach höhere Performance.”



Über IC Compiler
IC-Compiler ist Synopsys’ umfassende Physical-Design-Lösung. Es liefert ausgezeichnete Ergebnisse und kürzere Rechenzeiten dadurch, dass die physikalische Synthese zur vollwertigen Platzierung und Verdrahtung erweitert und eine signoff-getriebene Design-Closure ermöglicht wird. Bislang verfügbare Lösungen haben einen beschränkten Horizont, denn Placement, Clock-Tree-Synthese und Routing sind darin separate, unabhängige Operationen. IC-Compilers Extended-Physical-Synthesis-(XPS)-Technologie beseitigt die Mauern zwischen diesen Schritten durch die Erweiterung der physikalischen Synthese zu einer vollwertigen Place-And-Route-Lösung. IC-Compiler hat eine einheitliche, tcl-basierte Architektur, die Innovationen implementiert und einige der besten Core-Technologien von Synopsys nutzt. Es handelt sich um ein vollständiges Place-And-Route-System mit allem, was zur Implementierung von Designs der nächsten Generation benötigt wird, einschließlich Physical-Synthesis, Design-Planning, Placement, Routing, Timing, Signal-Integrity-(SI)-Optimierung, Power-Reduktion, Design-For-Test (DFT), sowie Yield-Optimierung.


Über Synopsys
Synopsys, Inc. (Nasdaq:SNPS) ist ein weltweit führender Anbieter von Electronic-Design-Automation-(EDA)-Software für Entwürfe im Halbleiterbereich. Die Firma liefert technologie-führende Halbleiter-Entwurfs- und Verifikationsplattformen sowie IC-Fertigungssoftware für den gesamten Elektronikmarkt und ermöglicht somit die Entwicklung komplexer Systems-On-Chip (SoC). Synopsys bietet auch Intellectual-Property-(IP)- und Consultingleistungen an, um den gesamten IC-Entwurfsprozess für seine Kunden zu vereinfachen und die Time-to-Market zu verkürzen. Synopsys hat seinen Hauptsitz in Mountain View, Kalifornien, und unterhält mehr als 60 Büros in Nordamerika, Europa, Japan und Asien. Besuchen Sie Synopsys online unter http://www.synopsys.de

Synopsys und Design Compiler sind eingetragene Warenzeichen von Synopsys, Inc. Alle anderen in dieser Mitteilung erwähnten Warenzeichen sind geistiges Eigentum ihrer jeweiligen Besitzer.



Pressekontakt:
Sven Kersten-Reichherzer
Indra Hein
HBI Helga Bailey GmbH                                   
Tel. +49 / (0) 89-993887-33
Kersten-Reichherzer@hbi.de
Indra_Hein@hbi.de
                                



Web: http://www.synopsys.de


Für den Inhalt der Pressemitteilung ist der Einsteller, Sven Kersten-Reichherzer, verantwortlich.

Pressemitteilungstext: 665 Wörter, 6111 Zeichen. Als Spam melden


Kommentare:

Es wurde noch kein Kommentar zu diesem Thema abgegeben.



Ihr Kommentar zum Thema





Weitere Pressemitteilungen von Synopsys lesen:

Synopsys | 22.09.2008

Synopsys erobert Mixed-Signal-Implementation-Markt mit Galaxy-Custom-Designer

München, 22. September 2008 — Synopsys, Inc. (NASDAQ: SNPS), führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, stellt heute Galaxy-Custom-Designer™, die erste moderne Mixed-Signal-Implementierungslösu...
Synopsys | 14.11.2007

Synopsys erweitert Low-Power-Management auf den Herstellungstest

München, 14. November 2007 — Synopsys, Inc. (Nasdaq: SNPS), weltweit führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, gibt die Erweiterung der Low-Power-Management-Fähigkeiten innerhalb der Synopsys-G...
Synopsys | 13.02.2007

Topographical-Technology in Synopsys Design-Compiler beschleunigt ASIC-Design bei STMicroelectronics

München, 13. Februar 2007 – Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software zum Entwurf integrierter Schaltungen, hat bekannt gegeben, dass STMicroelectronics (NYSE: STM), ein führender Anbieter von Halbleiterprodukten...