info@PortalDerWirtschaft.de | 02635/9224-11
Suchmaschinenoptimierung
mit Content-Marketing - Ihre News
Cadence |

Cadence beschleunigt Signal-Integrity-Closure mit neuer CeltIC 4.0 Lösung für das IC-Design im Nanometer-Bereich

Bewerten Sie hier diesen Artikel:
1 Bewertung (Durchschnitt: 3)


Umfangreiches neues Release bietet erhöhte Kapazität, verbesserte Performance und eine engere Design-Flow-Integration


München, 21. August 2002 - Cadence Design Systems, Inc. (NYSE: CDN), der weltweit führende Anbieter von Produkten und Dienstleistungen im Elektronikdesign, gab heute die Verfügbarkeit von Cadence® CeltICTM 4.0 für das IC-Design (Integrated Circuit) im Nanometer-Bereich bekannt. Die neue Version der Signal-Integritäts-Lösung CeltIC – die TSMC als Crosstalk-Analyse-Tool für seinen 130-Nanometer-Referenz-Design-Flow empfiehlt – umfasst wichtige Optimierungen, die für ein erfolgreiches Nanometer-Design von entscheidender Bedeutung sind. Mit einer erhöhten Kapazität von 5 Millionen Gattern ermöglicht CeltIC 4.0 jetzt Nanometer-Designs im größeren Maßstab. Darüber hinaus bietet das Produkt eine verbesserte Performance seines Linux-Ports und eine noch höhere Präzision dank der Fähigkeit, nicht-lineare Slew-Verschlechterungs-Effekte zu modellieren.

Probleme mit der Signalintegrität sind Effekte erster Größenordnung bei Nanometer-Designs, bei denen lange, dünne Leiterbahnen unbeabsichtigte elektrische Effekte erzeugen, die das Timing und die Funktionalität des Designs beeinflussen. Die Signal-Integritäts-Analyse mit CeltIC 4.0 versetzt Kunden in die Lage, diese Signalintegritäts-Probleme zu identifizieren, bevor die Designs in Silizium umgesetzt werden. Darüber hinaus können sie damit kosten- und zeit-aufwändige Redesigns vermeiden.

Die engere Integration von CeltIC 4.0 in Cadence SoC EncounterTM und Cadence Silicon Ensemble® PKS (SE-PKS) sorgt für die integrierte Minimierung, Analyse und Korrektur von Crosstalk-Effekten in allen Phasen der IC-Design-Flows der Kunden. CeltIC 4.0 unterstützt 32-Bit-Linux- und IBM AIX-Betriebssysteme sowie 64-Bit-Workstations von Sun Microsystems und Hewlett Packard.

Die Cadence Kunden AMD, Agere Systems und Metalink Ltd. erzielten durch Einsatz von CeltIC eine schnellere Signal-Integrity-Closure und eine kürzere Time-to-Market. John J. Szetela, Manager, CAD Engineering and Systems, Personal Connectivity Solutions Group von AMD: „AMD hat CeltIC für das Crosstalk-Sign-off bei vier Tape-Outs eingesetzt, darunter auch bei unserem neuesten 130-Nanometer-Netzwerk-Design. Besonders beeindruckt hat uns, wie CeltIC vermeintliche Fehler ausfiltert, sodass wir uns auf die wenigen echten Noise-Probleme konzentrieren können. Auf diese Weise erzielen wir eine schnellere Signal-Integrity-Closure bei unseren IC-Designs. Wir haben Beta-Tests des Linux-Ports von CeltIC 4.0 durchgeführt und dabei eine Geschwindigkeitsverbesserung gegenüber den Vorgängerversionen um den Faktor drei festgestellt. Dank dieser Beschleunigung werden wir unsere Designs mit mehreren Millionen Gattern schneller auf den Markt bringen können.“

„Agere Systems validiert seine IC- und ASIC-Designs vor dem Tape-out, um ihre Immunität gegen Rauscheffekte sicherzustellen“, erklärte Kishore Singhal, zuständig für Signalintegrität und Interconnect-Analyse bei Agere Systems. „Unsere Firma hat CeltIC erfolgreich für die Prüfung und Beseitigung von Crosstalk-Verletzungen bei einer Reihe von Designs eingesetzt, darunter auch für größere, höher integrierte ASIC-System-Lösungen. Das ASIC-Geschäft von Agere hat besonders von der verbesserten Präzision profitiert, die CeltIC 4.0 jetzt bei der Analyse von elektrischem Rauschen und anderen Problemen bietet. Die Wahrung der Signalintegrität ermöglicht es uns, die wichtigsten Anforderungen von zwei unserer ASIC-Kunden zu erfüllen: mehr High-Speed-Schnittstellenkanäle und eine schnellere Time-to-Market.“

„Zur Vermeidung kostenaufwändiger Masken-Änderungen und Chip-Respins müssen unsere hoch anspruchsvollen DSL-Chipsätze unbedingt frei von Rausch-Problemen sein“, konstatierte Yuval Itkin, Director der VLSI Group von Metalink Ltd. „Mithilfe von CeltIC konnten wir ein verstecktes Crosstalk-induziertes Problem in unserem 0,18 µ-Design rechtzeitig entdecken.“

CeltIC 4.0 erzeugt Crosstalk-Reparatur-Dateien, die als Input für die IPO-Engines (In-Place-Optimization) von SoC Encounter und SE-PKS zur Durchführung der erforderlichen Korrekturen dienen. Diese Korrekturen sind beispielsweise die Neudimensionierung von Victim-Treibern, Einbindung von Puffer-Speichern, Vergrößerung des Abstands zwischen Komponenten, die elektrische Rausch-Probleme auslösen, und denen, die davon betroffen sind (Abstand zwischen Aggressor und Victim) sowie Abschirmung von fehlerhaften Netzen. CeltIC 4.0 bietet eine deutlich verbesserte Kapazität und wurde bei Designs im Nanometer-Bereich mit mehr als fünf Millionen Gattern auf 32-Bit-Standard-Workstations eingesetzt. Darüber hinaus erreicht CeltIC 4.0 eine höhere Präzision, indem die nicht-lineare Slew-Verschlechterung bei Victim-Netzen modelliert wird, die sich auf die Anstiegs- und Abfall-Verzögerungen der Empfängerzellen auswirkt. Ebenfalls neu ist die Unterstützung für die präziseren Gerätemodelle BSIM4 und MOS9.

„Mit dieser neuen Version der CeltIC Signal-Integrity-Lösung profitieren die Cadence-Kunden von einer verbesserten Chip-Ausbeute und von höherer Performance dank der Prüfung der Signalintegrität während aller Phasen des Design-Flow, zu denen virtuelles Prototyping, Block-Implementierung und endgültiger Sign-off zählen“, erklärte Eric Filseth, Vice President des SP&R Marketing bei Cadence. „Mit der integrierten Cadence-Lösung können unsere Kunden bei der Entwicklung von RTL zu GDSII eine schnelle Signal-Integrity-Closure erzielen.“


Cadence
Cadence ist der weltweit größte Anbieter von Produkten, Beratungs-leistungen und Designservices für die Automatisierung und das effiziente Management der Design-Prozesse für Halbleiter, Rechnersysteme, Netzwerk- und Telekommunikations-Systeme, Unterhaltungselektronik und eine Vielzahl anderer elektronischer Produkte. Cadence beschäftigt derzeit ca. 5.700 Mitarbeiter und erzielte im Jahr 2001 einen Umsatz von 1,43 Milliarden US$. Das Unternehmen betreibt Vertriebsniederlassungen, Design-Zentren und Forschungseinrichtungen auf der ganzen Welt. Die Zentrale von Cadence befindet sich im kalifornischen San Jose. Das Unternehmen wird an der New York Stock Exchange unter dem Kürzel CDN gehandelt. Weitere Informationen über Cadence stehen im World Wide Web unter www.cadence.com zur Verfügung.


Für den Inhalt der Pressemitteilung ist der Einsteller, melanie kiener, verantwortlich.

Pressemitteilungstext: 743 Wörter, 6314 Zeichen. Als Spam melden


Kommentare:

Es wurde noch kein Kommentar zu diesem Thema abgegeben.



Ihr Kommentar zum Thema





Weitere Pressemitteilungen von Cadence lesen:

Cadence | 26.09.2002

Cadence präsentiert Encounter System mit standardisierter Architektur für Nanometer-Design

München, 26. September 2002 - Cadence Design Systems, Inc. (NYSE: CDN), der weltweit führende Anbieter von Produkten und Services für elektronisches Design, stellt heute die Cadence-Encounter RTL-to-GDSII-Architektur zur Implementierung digitaler ...
Cadence | 21.11.2001

STMicroelectronics nutzt Technologie von Cadence in seinen Co-Design-Umgebungen für Automotive- und Consumer-Plattformen

Die Audio & Automotive Division von STMicroelectronics nutzt VCC für Verhaltens-Modellierung und Architektur-Analyse in den Design-Flows für den Automobilbau. Bei dem neuen Power-Train-Architekturprojekt von ST deckt VCC die System-Level-Bereiche d...