MathWorks stellt Simulink Design Verifier 2.0 vor
Von The MathWorks GmbH - Standort Aachen
Neue Funktionen zur automatischen Fehlererkennung in Simulink-Modellen
Aachen/München, 07.07.2011 - MathWorks stellt heute die neue Version von Simulink Design Verifier vor. Diese umfasst jetzt die Polyspace-Verifikationstechnologie zur automatischen Fehlererkennung in Simulink-Modellen. Simulink Design Verifier 2.0 integriert die Fehlererkennung der Polyspace-Technologie mit bereits bestehenden Funktionen für Eigenschaftsbeweise und Testgenerierung. Dadurch können die Ursachen von Designfehlern schneller gefunden und behoben werden, was wiederum die Gesamtkosten für die Verifikation und Validierung verringert.
Simulink Design Verifier 2.0 ermöglicht es, Model-Based Design mit formalen Analysemethoden anzuwenden, um Designfehler in Simulink- und Stateflow-Modellen zu identifizieren, ohne dass aufwändige Tests oder Simulationen durchgeführt werden müssen. Vorteile ergeben sich dadurch insbesondere für Ingenieure aus den Bereichen Luft-/Raumfahrt, Automotive, Medizintechnik, Industrie-Automation und Maschinenbau.
Wichtige Funktionen von Simulink Design Verifier 2.0 im Überblick:
- Erkennung von toter Modelllogik, Ganzzahl- und Festkommaüberläufen, Division durch Null und Assertions-Verletzungen
- Blöcke und Funktionen zur Modellierung funktionaler und sicherheitsspezifischer Anforderungen
- Testvektorgenerierung aus funktionalen Anforderungen und Modellabdeckungszielen
- Eigenschaftsbeweise einschließlich der Generierung von Gegenbeispielen zur Analyse und zum Debuggen
- Unterstützung für Festkomma- und Gleitkommamodelle
Ein Demo-Video zu Simulink Design Verifier und den neuen Funktionen können Sie unter mathworks.com/products/sldesignverifier abrufen.
Verfügbarkeit
Simulink Design Verifier ist sofort verfügbar. Weitere Informationen finden Sie auf der Produktwebseite.
Kommentare
Pressemitteilungstext: 183 Wörter, 1812 Zeichen. Artikel reklamieren
Tragen Sie jetzt Ihre kostenlose Pressemitteilung ein!