ASSET integriert In-System-Konfigurations-Engine von Lattice in sein ScanWorks JTAG-System

Gräfelfing/Richardson, Texas, 14. Februar 2005 – ASSET® InterTech Inc., ein international führendes Unternehmen bei Boundary-Scan-Testmethoden (JTAG/IEEE 1149.1) und In-System-Programmierung (ISP), hat in seine Boundary-Scan-Umgebung ScanWorks® das ispVM System von Lattice Semiconductor integriert, eine „Programmier-Engine“, die den IEEE 1532 Standard für In-System-Konfiguration unterstützt. Das gleiche ScanWorks-System, das Boundary-Scan-Testmethoden auf einer bestückten Leiterplatte anwendet, kann auch mehrere Onboard-Bausteine simultan programmieren, wodurch die Programmierzeiten reduziert und die Effizienz des Herstellungsprozesses verbessert werden. Benchmark-Tests von ASSET haben ergeben, dass sich damit die Programmierzeiten um 30 Prozent und mehr verkürzen lassen. Lattice Semiconductor, Hillsboro (Oregon), konzipiert, entwickelt und vermarktet eine breite Palette von programmierbaren Logikbausteinen und Software-Design-Tools. Die ebenso benutzerfreundliche wie leistungsfähige Boundary-Scan-Test- und ISP-Umgebung ScanWorks von ASSET wird derzeit bei führenden Elektronikfirmen wie Cisco, Lucent Technologies, Alcatel, Agilent, BAE, Hewlett-Packard, Ericsson, Intel, Raytheon, Solectron, Rockwell Collins, SBS, EMC und anderen eingesetzt. Das neue ScanWorks mit IEEE 1532-Funktionalität für Parallelprogrammierung wurde bei Alcatel getestet, einem globalen Anbieter von Kommunikationsbausteinen. „Aus unserer Erfahrung mit dem Produkt können wir sagen, dass die Unterstützung von Parallelprogrammierung durch ScanWorks mit IEEE 1532 für unser Unternehmen ein großes Potenzial zur Zeiteinsparung bietet“, kommentierte Doug Way, Test-Ingenieur bei Alcatel und Mitglied der IEEE-Arbeitsgruppe, die die IEEE 1532-Spezifikation entwickelt hat. „Die Integration von IEEE 1532-Funktionalität, die ScanWorks bietet, ist sehr nahtlos. Demzufolge lässt sich IEEE 1532 mit ScanWorks ganz einfach nutzen.” Dave Bonnett, technischer Marketingleiter bei ASSET, war Vice Chairman der IEEE 1532 Arbeitsgruppe. „Die IEEE 1532 Arbeitsgruppe versuchte, die Anforderungen an die In-System-Konfiguration der Boundary-Scan-Anwender und der PLD-Tool-Anbieter sowie der Lieferanten von In-Circuit-Test-Systemen (ICT) zu erfüllen“, erklärte Bonnett. „Dadurch, dass die 1532-Methode auf einem Branchenstandard basiert, kann sie für eine ganze Reihe von Test-Technologien genutzt werden. So können die Designer die 1532-Spezifikationen bei der Entwicklung und Fertigung auf ScanWorks-Stationen nutzen, während die Test-Ingenieure IEEE 1532-Technologie auf ScanWorks-Fertigungsstationen verwenden können. Darüber hinaus werden die Techniker in die Lage versetzt, 1532-Methoden bei der Massenfertigung auf dem System Medalist ScanWorks for Agilent 3070 ICT zu nutzen.” Der IEEE 1532-Standard verwendet die JTAG-Infrastruktur auf einer Leiterplatte zum Zugriff auf Onboard-PLDs (Programmable Logic Devices) und FPGAs (Field-Programmable Gate Arrays), um Programmier- oder Konfigurationsdaten darauf zu laden. Wenn mehrere programmierbare IEEE 1532-Bausteine vorhanden sind, können diese alle gleichzeitig konfiguriert werden, was eine nachhaltige Zeiteinsparung gegenüber der Einzelprogrammierung jedes Bausteins ermöglicht. Mit der ispVM System-Programmier-Engine von Lattice kann ScanWorks von ASSET jedes PLD oder FPGA programmieren, das mit dem IEEE 1532-Standard konform ist, unabhängig vom Hersteller des Bausteins. „Unsere Vereinbarung mit Lattice zeigt die strategische Ausrichtung, die wir für ASSET als Firma und ScanWorks als Boundary-Scan-Technologie verfolgen“, kommentierte Reg Waller, European Director bei ASSET InterTech. „Unser oberstes Ziel ist, unseren Anwendern Best-in-Class-Lösungen zu liefern, was manchmal das Eingehen von strategischen Bündnissen und die Integration von Technologien anderer Firmen wie Lattice, Agilent oder International Test Technologies erfordert. In anderen Fällen stammt die von uns gelieferte Best-in-Class-Technologie von uns selbst – beispielsweise Intel® IBIST oder 1149.6 High-Speed-Bus-Testmethoden. Unsere Anwender interessiert schließlich nur, dass wir Best-in-Class-Lösungen liefern, und genau das machen wir. Die Integration der ispVM System-Engine in ScanWorks beweist, dass sich unser Fokus auf Boundary-Scan voll gelohnt hat, weil wir damit problemlos Best-in-Class-Funktionalitäten in die ScanWorks-Umgebung integrieren können. Ohne eine solide JTAG-Infrastruktur wäre das nicht so einfach, und unsere Anwender müssten erheblich länger warten, bis wir ihre Anforderungen erfüllen können.“ Die ispVM System-Engine wurde nahtlos in ScanWorks integriert, sodass die In-System-Konfigurationsfunktionen von IEEE 1532 das gleiche Look-and-Feel wie alle anderen ScanWorks-Operationen aufweisen. ispVM System greift auf dieselben Boundary-Scan-Pfadbeschreibungen wie auch andere ScanWorks-Operationen zurück und kann Konfigurationsdaten auf jeder Hierarchie-Ebene des Systems auf PLDs übertragen. Zur Ausführung einer IEEE 1532-Programmieroperation setzt der Benutzer die im Standard definierten Optionen, die als eine ScanWorks Aktion abgespeichert werden. Diese Aktion wird dann auf eine Leiterplatte mit programmierbaren Bausteinen nach IEEE 1532 parallel zu den anderen ScanWorks Test- und Programmier-Aktionen angewendet, die im Zuge des Fertigungsprozesses durchgeführt werden. „Wir freuen uns sehr über die Entscheidung von ASSET, das ispVM System in die ScanWorks-Umgebung zu integrieren“, erklärte Steve Stark, Director of Marketing bei Lattice. „Das ispVM System hat sich eine Führungsposition im Markt erobert, und jetzt liefern wir die Schlüsselfunktionalität für ein führendes Boundary-Scan-System. Wir setzen große Erwartungen in die enge Zusammenarbeit mit ASSET, um den laufenden Erfolg von ScanWorks und des ispVM Systems sicherzustellen.“ Preise und Verfügbarkeit ScanWorks mit der ispVM Engine und Support für IEEE 1532 Concurrent In-System-Konfiguration ist ab sofort über den Direktvertrieb und das globale Resellernetz von ASSET verfügbar. Zeitbeschränkte Lizenzen für ScanWorks beginnen bei US$ 6.000. Es werden auch Standard- und Netzwerklizenzen zur Sicherung flexibler Preisoptionen und niedriger Betriebskosten angeboten. Über Lattice Semiconductor Die Lattice Semiconductor Corporation entwirft, entwickelt und vermarktet die umfangreichste Palette an "Field Programmable Gate Arrays" (FPGA) und "Field Programmable System Chips" (FPSCs) sowie an "Programmable Logic Devices" (PLDs) hoher Leistungsfähigkeit, darunter "Complex Programmable Logic Devices" (CPLD), "Programmable Mixed-Signal Chips" (PAC) und "Programmable Digital Interconnect" (GDX). Außerdem bietet Lattice branchenführende SERDES-Produkte. Unter dem Motto "Bringing the Best Together" liefert Lattice Gesamtlösungen für moderne Systemdesigns durch innovative programmierbare Halbleiterbausteine, die System-Know-how der technischen Spitzenklasse verkörpern. Die Produkte von Lattice werden weltweit über ein breites Netz unabhängiger Vertriebsrepräsentanten und Distributoren überwiegend an OEM-Kunden der Bereiche Kommunikation, Datentechnik, Konsumelektronik, Industrielelektronik und Militärtechnik verkauft. Die Verwaltungszentrale des Unternehmens befindet sich in Hillsboro, Oregon , USA. Weitere Informationen über die Lattice Semiconductor Corporation finden Sie im World Wide Web unter www.latticesemi.com/. Über ASSET InterTech ASSET InterTech mit Sitz in Dallas, Texas, entwickelt, vermarktet, vertreibt und unterstützt weltweit Produkte für Boundary-Scan-Testmethoden und In-System Programmierung (ISP). ScanWorks von ASSET ist einfach zu bedienen, aber dennoch leistungsfähig, wodurch schnell und einfach Halbleiter, Leiterplatten oder ganze Systeme während jeder Phase des Produktlebenszyklus, vom Design über die Herstellung bis hin zur Wartung, getestet werden können. Die ISP-Fähigkeit von ScanWorks kann dazu benutzt werden, Software oder Daten auf programmierbare Bausteine zu laden, nachdem die Leiterplatten mit diesen bestückt wurden. Die ScanWorks-Familie basiert auf einem Standard der IEEE (International Electronics and Electrical Engineering Society) und ist bekannt als IEEE 1149.1 (JTAG) Boundary-Scan-Testspezifizierung. Weitere Informationen unter www.asset-intertech.com. Bei Fragen wenden Sie sich gerne an: Christina Holl / Sandra Iris Eilenstein ITPR Information-Travels Public Relations Stefanusstraße 6a 82166 München-Gräfelfing T. +49 (89) 898 687-20 F. +49 (89) 898 687-21 christina.holl@information-travels.de sandra.eilenstein@information-travels.de www.information-travels.de Zur Veröffentlichung bei Leseranfragen: ASSET InterTech c/o Logic Technology BV Tel: 00800 362 333 33 (gebührenfrei) info@logic.nl MARKEN: ASSET und ScanWorks sind eingetragene Marken und das ASSET Logo ist eine Marke von ASSET InterTech, Inc. Alle anderen Marken sind Eigentum ihrer betreffenden Inhaber.