Wir nutzen Cookies, um Ihren Besuch auf unserer Website und unseren Service zu optimieren.
Wir betrachten die weitere Nutzung unserer Website als Zustimmung zu der Verwendung von Cookies.
PortalDerWirtschaft.de



Suchmaschinenoptimierung mit PdW
mit Content-Marketing - Ihre News

Synopsys verbessert FPGA-Synthese-Software Synplify durch bis zu vierfach kürzere Laufzeit und neue Team-Design-Fähigkeiten

Von Synopsys GmbH

Neue Release bietet auch DesignWare-Library-IP-Unterstützung für Production FPGA Designs Highlights der 2010.09-Release: - Bis zu 4-fache Verkürzung der Synthese-Laufzeit - Neuer Global Placer für Qualitätsverbesserungen bestehender Designs - Neue

Synopsys verbessert FPGA-Synthese-Software Synplify durch bis zu vierfach kürzere Laufzeit und neue Team-Design-Fähigkeiten\r\n
München, 28. Sept. 2010 - Synopsys, Inc. (NASDAQ: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die Verfügbarkeit verbesserter Funktionen seiner FPGA-Synthesetools Synplify Pro® und Synplify® Premier vermeldet. Die neuen Features der 2010.09-Release verkürzen die Laufzeiten der Logiksynthese und ermöglichen eine raschere Durchführung inkrementeller Designänderungen nach Erstellung der Netzliste. Die umfassende Unterstützung für Synopsys-DesignWare-Library-Datenpfad- und Funktionsbaustein-Komponenten ermöglicht die Verwendung einheitlichen RTL-Codes vom Prototypen bis zur Serienfertigung. Ferner gibt es ein einzigartiges Team Design Interface, das geografisch voneinander entfernten Teams erlaubt, Teile des Designs parallel zu bearbeiten, um so die Performance der Logiksynthese und die Ergebnisqualität ihrer Entwürfe zu erhöhen. "Designer verlangen zunehmend nach kurzer Entwurfsdurchlaufzeit, nach raschem und präzisem Feedback über die Design Performance sowie nach Tools, welche die Produktivität ihrer geografisch verteilten Entwicklungsteams erhöhen", erklärt Ed Bard, Senior Director des Bereichs Marketing der Solutions Group bei Synopsys. "Wir haben die neuesten Releases von Synplify Pro und Synplify Premier vor dem Hintergrund dieser Anforderungen weiterentwickelt. Entwickler von FPGAs sowohl für den produktiven Einsatz als auch für ASIC-Prototyping werden von den Vorteilen der verkürzten, leicht zu bedienenden, auf Synplify basierenden Designflows profitieren." "Als führender Anbieter von FPGAs sind wir sehr angetan von Synopsys" Engagement, ihre hochwertige DesignWare IP auch FPGA-Entwicklern zur Verfügung zu stellen. Die aufeinander abgestimmte Unterstützung für die DesignWare Library wird die Anwenderproduktivität in FPGA Designflows erheblich steigern", meint Tom Feist, Senior Director of Marketing for ISE Design Suite bei Xilinx. "Wir haben eng mit Synopsys zusammengearbeitet, um sicherzustellen, dass unsere gemeinsamen Kunden die Power Effizienz, Performance, Kapazität und das gute Preis-Leistungsverhältnis unserer FPGAs der Virtex-6-, Spartan-6- und der neuen 28nm-7-Serien nutzen können. Der neue Team Designflow, die verkürzten Laufzeiten und die hohe Ergebnisqualität der Synplify-FPGA-Synthesetools werden für umfangreiche Designs mit bis zu zwei Millionen Logikzellen entscheidend sein." "Die Team-Design-Funktionalität des Synthesetools Synplify ergänzt die Incremental-Compilation-Technologie in unserer Quartus-II-Software dahingehend, dass die Anwender eine dramatische Reduktion der Entwurfsiterationszeiten erzielen", erläutert Phil Simpson, Senior Manager, Software Technical Marketing and EDA Relationships bei Altera Corporation. "Kunden, die beim Entwurf mit unseren Arria-, Cyclone- oder Stratix-FPGAs auf diese Lösungen setzen, werden kurze Entwurfszeiten mit höherer Ergebnisqualität und gesteigerter Produktivität erzielen." Die Synplify-Pro- und Synplify-Premier-Produkt-Releases 2010.09 bieten jetzt auch Synthese-Unterstützung für SiliconBlues iCE65-Familie von Low Power FPGAs. Kunden mit aktiver All-Vendor-Konfiguration erhalten Unterstützung für diese FPGAs ohne zusätzliche Kosten. "Die Einführungsrate unserer mobileFPGA-Bausteine ist sehr hoch, insbesondere wenn man berücksichtigt, dass viele unserer Entwickler noch nie FPGAs eingesetzt haben", berichtete Kapil Shankar, CEO von SiliconBlue Technologies. "Die FPGA-Syntheselösung Synplify von Synopsys wird diese Rate weiter erhöhen, weil sie Anwender in die Lage versetzt, höchste Ergebnisqualität bei gleichzeitig geringem Flächenbedarf schnell und einfach zu erreichen, so dass deren Mobiltelefone schnellstmöglich auf den Markt gebracht werden können." Bis zu vierfache Verbesserung der Syntheselaufzeit Der FAST-Logic-Synthesis-Mode von Synplify Premier bietet nunmehr eine 4-fache Geschwindigkeitssteigerung gegenüber der herkömmlichen Logiksynthese auf einem Ein-Prozessor-Rechner. Die neue Compile-Point-Technologie ermöglicht zusätzliche Performance-Verbesserungen durch automatische parallele Ausführung der timing-gesteuerten Synthese für verschiedene Teile des Designs, d. h. durch Ausnutzung der Vorteile von Computern mit Mehr-Prozessorkernen. Physical Synthesis mit neuem Global Placer zur inkrementellen Verbesserung der Ergebnisqualität Ein neuer Physical Synthesis Flow innerhalb von Synplify Premier verwendet Synopsys" Global-Placer-Technologie, um Performance-Verbesserungen an einem bereits existierenden, platzierten und verdrahteten Design vorzunehmen. Physical Constraints werden automatisch aus vorangegangenen Place&Route-Durchläufen bestimmt. Dies macht den Flow einfach in der Benutzung für Logiksynthese-Anwender, weil die Notwendigkeit eines komplexen Physical-Constraint Setups für sie entfällt. Team Design Interface und Bottom Up Flows erlauben Parallel-Entwicklung Sowohl Synplify Premier als auch Synplify Pro beinhalten neue Team-Design-Funktionalität für hierarchisches Projektmanagement und nebenläufige Entwicklung. Designblöcke oder zuvor verifizierte Design IP können intern erstellt und gemeinsam genutzt werden. Floorplanning ist nicht erforderlich, was diesen Flow einfach handhabbar macht. Teams können nun ihre Implementierungsergebnisse und Syntheseeinstellungen für jeden Block hierarchisch verwalten und überprüfen. Mitglieder des Entwicklungsteams können eine Momentaufnahme eines Blocks generieren und die Design Files dem Teamleiter zur Integration in das Gesamtdesign übergeben. Design-Blöcke können sowohl auf RT- als auch auf EDIF-Ebene integriert werden. Dies spart Zeit, bewahrt die Performance und stellt vorhersagbare Ergebnisse sicher. Umfassende DesignWare-Library-Unterstützung für FPGA-basiertes Prototyping Synplify Premier unterstützt jetzt die gesamte Palette von Datenpfad- und Funktionsbaustein-Komponenten der DesignWare-Library. Anwender von Synplify Premier können somit ASIC RTL Code synthetisieren, der irgendwelche DesignWare-Library-Komponenten instanziiert, um FPGA-basierte Prototypen ihrer ASIC Designs zu entwickeln und dabei performance-optimierte Ergebnisse zu erzielen. Die Unterstützung von ASIC- und FPGA-Komponenten sind nun synchronisiert, um zur Sicherstellung des Einsatzes derselben DesignWare-Library-Komponente im Prototypen wie auch im ASIC beizutragen. Verfügbarkeit Die 2010.09-Release der Produkte Synplify Pro und Synplify Premier ist ab sofort verfügbar und kann von bestehenden Kunden unter Wartung mittels SolvNet direkt von Synopsys bezogen werden. Die Synplify-FPGA-Syntheseprodukte werden auf 32- und 64-Bit-Plattformen unter Windows und Linux unterstützt. Synopsys GmbH Markus Krause Karl-Hammerschmidt-Straße 34 85609 Aschheim / Dornach 089 / 993200 www.synopsys.com Pressekontakt: HBI Helga Bailey GmbH Markus Krause Stefan-George-Ring 2 81929 München markus_krause@hbi.de 089 / 99 38 87 33 http://www.hbi.de
28. Sep 2010

Bewerten Sie diesen Artikel

2 Bewertungen (Durchschnitt: 3.5)

Teilen Sie diesen Artikel

Keywords

Hinweis

Für den Inhalt der Pressemitteilung ist der Einsteller, Markus Krause, verantwortlich.

Pressemitteilungstext: 788 Wörter, 7066 Zeichen. Pressemitteilung reklamieren

Über Synopsys GmbH


Kommentar hinzufügen

Name*
E-Mail*
Institution
Website
Ihr Kommentar*
Bitte lösen Sie 4 + 6

Weitere Pressemeldungen von Synopsys GmbH


Synopsys präsentiert DC Explorer zur frühzeitigen RTL-Untersuchung

Lösung beschleunigt die Design-Implementierung durch frühzeitige Analysen und toleriert dabei unvollständige Daten

28.03.2011
28.03.2011: Mountain View, Kalifornien, USA, München-28. März 2011- Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, stellt heute DC Explorer vor, die neueste Ergänzung der Implementierungsplattform Galaxy?, mit der die Entwicklung hochwertiger Entwurfsdaten signifikant beschleunigt wird. Um die aggressiven Zeitpläne heutiger massiv integrierter Multimillion-Instance-, "Gigascale"-Designs einhalten zu können, benötigen Ingenieure eine RTL-Analyse-Lösung, die ihnen ermöglicht, "Was-Wäre-Wenn... | Weiterlesen

Synopsys' neue Version von LightTools steigert Leistungsfähigkeit für die Entwicklung von Beleuchtungen

LightTools Version 7.1 ist jetzt erhältlich und kann nach der Übernahme von Optical Research Associates von Synopsys bezogen werden

06.12.2010
06.12.2010: Highlights: · Zusätzliche Photometrie Typen für Far-Field und Surface Receiver · Generiert gängige photometrische Reports · Anzeige der Beleuchtungsstärkeverteilung im 3D Modell zur schnellen Ergebniserfassung · CIE Farbdifferenz-Analyse zur Berechnung und Optimierung der Farbperformance des Systems · Verbesserte Benutzeroberfläche mit flexibler Anpassung des Arbeitsbereiches München, 06. Dezember 2010 - Synopsys, Inc. (Nasdaq: SNPS), ein führender Softwareentwickler für die Halbleiterindustrie bringt eine verbesser... | Weiterlesen

Neue HSPICE-Precision-Parallel-Technologie von Synopsys erzielt bis zu 7-fache Beschleunigung für Analog/Mixed-Signal Designs

Hochentwickelte Analysefunktionen in HSPICE 2010 stellen eine High-Performance-Lösung zur Analog-Verifikation dar

20.09.2010
20.09.2010: MOUNTAIN VIEW, Kalif., 20. Sept. 2010 - Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die neue Multi-Threading-Technologie HSPICE® Precision Parallel (HPP) vorgestellt, welche eine bis zu 7-fache Simulationsbeschleunigung für komplexe Analog- und Mixed-Signal-Designs erzielt. Außer der neuen HPP-Technologie umfasst die HSPICE-2010-Lösung verbesserte Konvergenzalgorithmen, weiterentwickelte analoge Analysefunktionen sowie hersteller-qualifizierte Unterstützung für Proc... | Weiterlesen